Многоканальный цифровой синхронный детектор

29.04.2011 Технологии - Примеры разработок РЭА

Комплект «Многоканальный цифровой синхронный детектор» предназначен для работы в составе системы сбора информации радиотелескопа для проведения радиоастрономических наблюдений.

О заказчике

Учреждение Российской академии наук Специальная астрофизическая обсерватория (САО РАН) образована в 1966 году и в настоящее время является крупнейшим российским астрономическим центром наземных наблюдений объектов Вселенной.

Основные инструменты обсерватории: оптический телескоп БТА (Большой Телескоп Азимутальный) с диаметром главного зеркала 6 м и радиотелескоп РАТАН-600 (РадиоТелескоп Академии Наук) с кольцевой многоэлементной антенной диаметром 600 м.

Проблематика

Одной из основных технических проблем в радиоастрономии является выделение слабых  сигналов в очень сложной шумовой и помеховой обстановке. Высокая актуальность проблемы требует от специалистов постоянно разрабатывать новые методы и средства детектирования и обработки сигналов.

Задача

Была поставлена задача разработать систему, способную детектировать слабые зашумленные сигналы, защищенную от местных помех, с достаточной вычислительной мощностью для выполнения цифровой обработки сигнала в реальном времени, имеющую интерфейсы для связи с удаленным пунктом управления и контроля, управления приемником, а также обеспечивающую масштабирование в плане количества синхронно работающих входных каналов. Отдельные требования выдвигались к виду фильтрации входного сигнала, уровню чувствительности и согласованию с источником.

Решение

После проведения анализа заданных параметров и требований, предназначения и условий эксплуатации разрабатываемой системы было принято решение разработать систему в виде комплекта из двух модулей, разнесенных в пространстве и разделенных функционально, тем самым увеличив помехозащищенность.

Для решения задач аналоговой части были выбрана современная комплектация от Analog Devices и Texas Instruments. Было принято решение применять специализированные операционные усилители, предварительную фильтрацию реализовать на активном фильтре, выходные сигналы АЦП гальванически развязать от цифровой части. Расчет аналоговой части проверялся на соответствующих моделях. Отдельное внимание было уделено источникам питания и опорного напряжения.

В цифровой части для решения задач цифровой обработки и поддержки внешних интерфейсов использованы специализированные процессоры от Analog Devices и FPGA Spartan3 производства Xilinx.

Техническое описание

Комплект включает в себя:

• Двухпроцессорную подсистему цифровой обработки сигналов (Модуль ЦОС), включающую в себя flash-память, оперативную память SDRAM, сетевой интерфейс Ethernet 10/100 BaseT, цифровой ввод/вывод, цифровой интерфейс к аналоговой подсистеме.
•  Аналоговую подсистему (модуль АЦП), гальванически развязанную от подсистемы ЦОС, имеющую в своем составе 4 независимых Аналого-Цифровых Преобразователя (АЦП), Фильтры Нижних Частот (ФНЧ) с линейной фазовой характеристикой и предварительные усилители.

Модуль АЦП выполняет прием и аналого-цифровое преобразование входных сигналов по 4  каналам с общей землей. В каждом канале обеспечивается предварительное усиление и фильтрация с линейной фазовой характеристикой.

Модуль ЦОС  обеспечивает прием данных от модуля АЦП, цифровую обработку в масштабе жесткого реального времени, связь с внешними устройствами по интерфейсам  Ethernet 10/100 BaseT и RS232, цифровой ввод-вывод управляющих сигналов.

Комплект обеспечивает возможность построения масштабируемой системы из нескольких модулей, работающих синхронно.

МОДУЛЬ АЦП

Модуль представляет собой систему аналогово-цифрового преобразования, имеющую в своем составе 4 канала (АЦП), Фильтры Нижних Частот (ФНЧ) с линейной фазовой характеристикой, предварительные усилители и гальванически развязанный выходной интерфейс.

Входной сигнал для модуля АЦП  — однополярный шумовой сигнал с постоянной составляющей, модулированный по амплитуде меандром. Амплитуда модулированного сигнала, умноженная на коэффициент усиления аналогового тракта, не превышает рабочий диапазон АЦП.

Параметры сигнала:

• полоса 0-8 КГц
• максимальное напряжение на входе  - 4В
• постоянная составляющая в диапазоне 1 мВ -  4В

Источник входного сигнала нагружен на сопротивление 3 кОм. Входной ОУ высокоомный, с минимальными входными токами, малым температурным дрейфом, минимальной ошибкой смещения.
ФНЧ аналогового канала модуля АЦП выполнен как активный фильтр на ОУ, имеет характеристику Бесселя с порядком фильтра 5 (пять) и  частотой среза 8 КГц.

Частота аналогово-цифрового преобразования выбирается из 3-х различных источников:

• собственный термостабилизированный кварцевый генератор 32.768 КГц;
• внешний источник (в системе из нескольких комплектов – от ведущего модуля);
• от модуля ЦОС.

Разрядность АЦП – 16.
Выход АЦП – последовательный синхронный канал. Четыре АЦП соединены последовательно в одну цепочку.
Модуль АЦП обеспечивает выдачу буферизированной частоты дискретизации на четыре потребителя в стандарте ТТЛ 5В.
Интерфейс с модулем ЦОС обеспечивает гальваническую развязку через оптопары и работает на диффлинию длиной до 5 метров.
Интерфейс с модулем ЦОС включает в себя два входных сигнала – ввод частоты дискретизации и ввод синхроимпульсов частоты считывания данных АЦП и два выходных сигнала – последовательный канал данных АЦП и вывод частоты дискретизации.

МОДУЛЬ ЦОС

Модуль представляет собой двухпроцессорную систему цифровой обработки сигналов, имеющую в своем составе коммуникационный процессор Analog Devices Blackfin BF537, процессор ЦОС Analog Devices ADSP 21364, ПЛИС Xlinx Spartan3AN.

Коммуникационный процессор обеспечивает поддержку интерфейсов Ethernet 10/100 BaseT, RS232, SPI. На параллельной шине этого процессора находятся банки памяти SDRAM 64 Мбайт, 16 разрядов и NOR FLASH 4 Мбайт. BF537 поддерживает связь с процессором ЦОС через полнодуплексный последовательный синхронный порт (SPORT). Процессор работает под управлением операционной системы ucLinux.

Процессор ADSP 21364 использует только внутреннюю память, обеспечивает связь с ПЛИС через канал SPORT и шину общего назначения.

ПЛИС Xilinx Spartan3AN обеспечивает поддержку интерфейса с модулем АЦП - считывание данных каждого отсчета и передача их в ADSP 21364. Кроме этого, ПЛИС, управляемая через общую шину от процессора ЦОС, выполняет ввод/вывод 4 входных и 4 выходных сигнала TTL типа меандр  с нагрузочной способностью до 20 миллиампер и частотой до 1 МГц для синхронизации внешних устройств.